台积电研发CoWoS升级版：封装尺寸翻倍，功耗达千瓦级别
4月28日消息，台积电在北美技术研讨会上宣布，正在研发CoWoS封装技术的升级版，可使系统级封装（SiP）尺寸增大两倍以上，实现120x120mm的超大封装，功耗可达千瓦级别。
据台积电官方描述，新封装技术的硅中介层尺寸是光掩模（Photomask，也称Reticle，面积约858平方毫米）的3.3倍。此外，该技术可封装逻辑电路、8个HBM3/HBM3E内存堆栈、I/O和其他芯粒（Chiplets），最高可达2831平方毫米，最大基板尺寸为80x80毫米。AMD的Instinct MI300X和Nvidia的B200已采用此技术。
台积电计划于2027年推出采用12个HBM4E堆栈的120x120mm芯片。2026年，台积电将投产下一代CoWoS_L，其硅中介层尺寸可达光掩模的5.5倍，封装能力包括逻辑电路、12个HBM3/HBM3E内存堆栈、I/O和其他芯粒，最高可达4719平方毫米。
到2027年，台积电还计划进一步提升CoWoS封装技术，使硅中介层尺寸超过光掩模的8倍，提供6864平方毫米的空间，以封装4个堆叠式集成系统芯片（SoIC）、12个HBM4内存堆栈和额外的I/O芯片。
